电脑cpu基础知识？CPU的基础知识大全

： 2024-02-22 15:30:14 ：14

倍频等组成：运算单元、控制单元和存储单元参数指标,主频,外频,倍频,接口,快取,多媒体指令集,制造工艺,电压(Vcore),封装形式,单元,INTEL,核心架构,核心类型,Athlon,XP核心类型,64核心类型,闪龙核心类型,64X2核心类型, 参数指标 CPU一般由逻辑运算单元、控制单元和存储单元组成,史上最通俗易懂的CPU知识! cpu CPU知识科普 CPU有几个重要的参数：主频、核心、线程、缓存、架构,CPU核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的电晶体、更小的核心面积（这会降低CPU的生产成本从而最终会降低CPU的销售价格）、更先进的流水线架构和更多的指令集、更高的前端汇流排频率、集成更多的功能（例如集成记忆体控制器等等）以及双核心和多核心（也就是1个CPU内部有2个或更多个核心）等,6、每核上的多线程CPU都共享该核的CPU资源,6、每核上的多线程CPU都共享该核的CPU资源,一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度,CPU就不必要每条指令或数据都读一次了,CPU所有的计算、接受/存储命令、处理数据都由核心执行。

电脑cpu基础知识

　　倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。接下来是我为大家收集的电脑cpu基础知识大全，希望能帮到大家。

　　 电脑cpu基础知识大全：

　　1.CPU的位和字长位：在数字电路和电脑技术中采用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是一“位”。

　　字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。

　　2.CPU扩展指令集

　　CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX(Multi Media Extended)、SSE、 SSE2(Streaming-Single instruction multiple data-Extensions 2)、SEE3和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的`多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。SSE3指令集也是目前规模最小的指令集，此前MMX包含有57条命令，SSE包含有50条命令，SSE2包含有144条命令，SSE3包含有13条命令。目前SSE3也是最先进的指令集，英特尔Prescott处理器已经支持SSE3指令集，AMD会在未来双核心处理器当中加入对SSE3指令集的支持，全美达的处理器也将支持这一指令集。

　　3.主频

　　主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频=外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一快1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。

　　所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。

　　当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。

　　4.外频

　　外频是CPU的基准频率，单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了，在台式机中，我们所说的超频，都是超CPU的外频(当然一般情况下，CPU的倍频都是被锁住的)相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，(台式机很多主板都支持异步运行)这样会造成整个服务器系统的不稳定。

　　目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。

　　5.倍频系数

　　倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁。

　　6.缓存

　　缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。

　　7.制造工艺

　　制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。现在主要的180nm、130nm、90nm。最近官方已经表示有65nm的制造工艺了。

　　8.CPU内核和I/O工作电压

　　从586CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于等于I/O电压。其中内核电压的大小是根据CPU的生产工艺而定，一般制作工艺越小，内核工作电压越低;I/O电压一般都在1.6~5V。低电压能解决耗电过大和发热过高的问题。

　　9.前端总线(FSB)频率

　　前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算，即数据带宽=(总线频率×数据带宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持64位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6.4GB/秒。

　　外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次;而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800MB/s。

　　其实现在“HyperTransport”构架的出现，让这种实际意义上的前端总线(FSB)频率发生了变化。之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片组 Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR内存，前端总线带宽可达到4.3GB/秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话，前端总线(FSB)频率在AMD Opteron处理器就不知道从何谈起了。

CPU的基础知识大全

中央处理器(CPU)其实是一块超大规模的集成电路，用显微镜观察一平方毫米的地方都有超密集的电路集成。是一台电脑的运算核心和控制核心，它的功能主要是解释计算机指令以及处理各种软件数据。下面就让我带你去看看关于　CPU 的基础知识大全吧　，希望能帮助到大家!

CPU 的基础知识

CPU是计算机的大脑。

1、程序的运行过程，实际上是程序涉及到的、未涉及到的一大堆的指令的执行过程。

当程序要执行的部分被装载到内存后，CPU要从内存中取出指令，然后指令解码(以便知道类型和操作数，简单的理解为CPU要知道这是什么指令)，然后执行该指令。再然后取下一个指令、解码、执行，以此类推直到程序退出。

2、这个取指、解码、执行三个过程构成一个CPU的基本周期。

3、每个CPU都有一套自己可以执行的专门的指令集(注意，这部分指令是CPU提供的，CPU-Z软件可查看)。

正是因为不同CPU架构的指令集不同，使得x86处理器不能执行ARM程序，ARM程序也不能执行x86程序。(Intel和AMD都使用x86指令集，手机绝大多数使用ARM指令集)。

注：指令集的软硬件层次之分：硬件指令集是硬件层次上由CPU自身提供的可执行的指令集合。软件指令集是指语言程序库所提供的指令，只要安装了该语言的程序库，指令就可以执行。

4、由于CPU访问内存以得到指令或数据的时间要比执行指令花费的时间长很多，因此在CPU内部提供了一些用来保存关键变量、临时数据等信息的通用寄存器。

所以，CPU需要提供一些特定的指令，使得可以从内存中读取数据存入寄存器以及可以将寄存器数据存入内存。

此外还需要提供加法、减、not/and/or等基本运算指令，而乘除法运算都是推算出来的(支持的基本运算指令参见ALU Functions)，所以乘除法的速度要慢的多。这也是算法里在考虑时间复杂度时常常忽略加减法次数带来的影响，而考虑乘除法的次数的原因。

5、除了通用寄存器，还有一些特殊的寄存器。典型的如：

PC：program counter，表示程序计数器，它保存了将要取出的下一条指令的内存地址，指令取出后，就会更新该寄存器指向下一条指令。

堆栈指针：指向内存当前栈的顶端，包含了每个函数执行过程的栈帧，该栈帧中保存了该函数相关的输入参数、局部变量、以及一些没有保存在寄存器中的临时变量。

PSW：program status word，表示程序状态字，这个寄存器内保存了一些控制位，比如CPU的优先级、CPU的工作模式(用户态还是内核态模式)等。

6、在CPU进行进程切换的时候，需要将寄存器中和当前进程有关的状态数据写入内存对应的位置(内核中该进程的栈空间)保存起来，当切换回该进程时，需要从内存中拷贝回寄存器中。即上下文切换时，需要保护现场和恢复现场。

7、为了改善性能，CPU已经不是单条取指--》解码--》执行的路线，而是分别为这3个过程分别提供独立的取值单元，解码单元以及执行单元。这样就形成了流水线模式。

例如，流水线的最后一个单元——执行单元正在执行第n条指令，而前一个单元可以对第n+1条指令进行解码，再前一个单元即取指单元可以去读取第n+2条指令。这是三阶段的流水线，还可能会有更长的流水线模式。

8、更优化的CPU架构是superscalar架构(超标量架构)。这种架构将取指、解码、执行单元分开，有大量的执行单元，然后每个取指+解码的部分都以并行的方式运行。比如有2个取指+解码的并行工作线路，每个工作线路都将解码后的指令放入一个缓存缓冲区等待执行单元去取出执行。

9、除了嵌入式系统，多数CPU都有两种工作模式：内核态和用户态。这两种工作模式是由PSW寄存器上的一个二进制位来控制的。

10、内核态的CPU，可以执行指令集中的所有指令，并使用硬件的所有功能。

11、用户态的CPU，只允许执行指令集中的部分指令。一般而言，IO相关和把内存保护相关的所有执行在用户态下都是被禁止的，此外其它一些特权指令也是被禁止的，比如用户态下不能将PSW的模式设置控制位设置成内核态。

12、用户态CPU想要执行特权操作，需要发起系统调用来请求内核帮忙完成对应的操作。其实是在发起系统调用后，CPU会执行trap指令陷入(trap)到内核。当特权操作完成后，需要执行一个指令让CPU返回到用户态。

13、除了系统调用会陷入内核，更多的是硬件会引起trap行为陷入内核，使得CPU控制权可以回到操作系统，以便操作系统去决定如何处理硬件异常。

关于CPU的基本组成

1、CPU是用来运算的(加法运算+、乘法运算__、逻辑运算and not or等)，例如c=a+b。

2、运算操作涉及到数据输入(input)、处理、数据输出(output)，a和b是输入数据，加法运算是处理，c是输出数据。

3、CPU需要使用一个叫做存储器(也就是各种寄存器)的东西保存输入和输出数据。以下是几种常见的寄存器(前文也介绍了一些)

MAR: memory address register，保存将要被访问数据在内存中哪个地址处，保存的是地址值

MDR: memory data register，保存从内存读取进来的数据或将要写入内存的数据，保存的是数据值

AC: Accumulator，保存算术运算和逻辑运算的中间结果，保存的是数据值

PC: Program Counter，保存下一个将要被执行指令的地址，保存的是地址值

CIR: current instruction register，保存当前正在执行的指令

4、CPU还要将一些常用的基本运算工具(如加法器)放进CPU，这部分负责运算，称为算术逻辑单元(ALU, Arithmetic Logic Unit)。

5、CPU中还有一个控制器(CU, Control Unit)，负责将存储器中的数据送到ALU中去做运算，并将运算后的结果存回到存储器中。

控制器还包含了一些控制信号。

5、控制器之所以知道数据放哪里、做什么运算(比如是做加法还是逻辑运算?)都是由指令告诉控制器的，每个指令对应一个基本操作，比如加法运算对应一个指令。

6、例如，将两个MDR寄存器(保存了来自内存的两个数据)中的值拷贝到ALU中，然后根据指定的操作指令执行加法运算，将运算结果拷贝会一个MDR寄存器中，最后写入到内存。

7、这就是冯诺依曼结构图，也就是现在计算机的结构图。

关于CPU的多核和多线程

1、CPU的物理个数由主板上的插槽数量决定，每个CPU可以有多核心，每核心可能会有多线程。

2、多核CPU的每核(每核都是一个小芯片)，在OS看来都是一个独立的CPU。

3、对于超线程CPU来说，每核CPU可以有多个线程(数量是两个，比如1核双线程，2核4线程，4核8线程)，每个线程都是一个虚拟的逻辑CPU(比如windows下是以逻辑处理器的名称称呼的)，而每个线程在OS看来也是独立的CPU。

这是欺骗操作系统的行为，在物理上仍然只有1核，只不过在超线程CPU的角度上看，它认为它的超线程会加速程序的运行。

4、要发挥超线程优势，需要操作系统对超线程有专门的优化。

5、多线程的CPU在能力上，比非多线程的CPU核心要更强，但每个线程不足以与独立的CPU核心能力相比较。

6、每核上的多线程CPU都共享该核的CPU资源。

例如，假设每核CPU都只有一个"发动机"资源，那么线程1这个虚拟CPU使用了这个"发动机"后，线程2就没法使用，只能等待。

所以，超线程技术的主要目的是为了增加流水线(参见前文对流水线的解释)上更多个独立的指令，这样线程1和线程2在流水线上就尽量不会争抢该核CPU资源。所以，超线程技术利用了superscalar(超标量)架构的优点。

7、多线程意味着每核可以有多个线程的状态。比如某核的线程1空闲，线程2运行。

8、多线程没有提供真正意义上的并行处理，每核CPU在某一时刻仍然只能运行一个进程，因为线程1和线程2是共享某核CPU资源的。可以简单的认为每核CPU在独立执行进程的能力上，有一个资源是唯一的，线程1获取了该资源，线程2就没法获取。

但是，线程1和线程2在很多方面上是可以并行执行的。比如可以并行取指、并行解码、并行执行指令等。所以虽然单核在同一时间只能执行一个进程，但线程1和线程2可以互相帮助，加速进程的执行。

并且，如果线程1在某一时刻获取了该核执行进程的能力，假设此刻该进程发出了IO请求，于是线程1掌握的执行进程的能力，就可以被线程2获取，即切换到线程2。这是在执行线程间的切换，是非常轻量级的。(WIKI: if resources for one process are not available, then another process can continue if its resources are available)

9、多线程可能会出现一种现象：假如2核4线程CPU，有两个进程要被调度，那么只有两个线程会处于运行状态，如果这两个线程是在同一核上，则另一核完全空转，处于浪费状态。更期望的结果是每核上都有一个CPU分别调度这两个进程。

关于CPU上的高速缓存

1、最高速的缓存是CPU的寄存器，它们和CPU的材料相同，最靠近CPU或最接近CPU，访问它们没有时延(《1ns)。但容量很小，小于1kb。

32bit：32__32比特=128字节

64bit：64__64比特=512字节

2、寄存器之下，是CPU的高速缓存。分为L1缓存、L2缓存、L3缓存，每层速度按数量级递减、容量也越来越大。

3、每核心都有一个自己的L1缓存。L1缓存分两种：L1指令缓存(L1-icache)和L1数据缓存(L1-dcache)。L1指令缓存用来存放已解码指令，L1数据缓存用来放访问非常频繁的数据。

4、L2缓存用来存放近期使用过的内存数据。更严格地说，存放的是很可能将来会被CPU使用的数据。

5、多数多核CPU的各核都各自拥有一个L2缓存，但也有多核共享L2缓存的设计。无论如何，L1是各核私有的(但对某核内的多线程是共享的)。

史上最通俗易懂的CPU知识!

cpu

CPU知识科普

CPU有几个重要的参数：主频、核心、线程、缓存、架构。那么他们到底是什么意思，又有啥联系呢?以下知识通俗易懂，看完秒懂。

一、主频

我们常在CPU的参数里看到3.0GHz、3.7GHz等就是CPU的主频，严谨的说他是CPU内核的时钟频率，但是我们也可以直接理解为运算速度。

举个有趣的例子：CPU的主频相当于我们胳膊的肌肉(力量)，主频越高，力量越大。

主频

二、核心

我们更多听到的是，这个CPU是几核几核的，如2核、4核、6核、8核、16核等等。

这个核心可以理解为我们人类的胳膊，2核就是两条胳膊，4核就是4条胳膊，6核就是6条胳膊。

核心

三、线程

光有胳膊(核心)和肌肉(频率)是干不了活的，还必须要有手(线程)才行。

一般来说，单核配单线程、双核配双线程或者双核四线程、四核八线程等等，就相当于一条胳膊长一只手。后来由于技术越来越厉害，造出了一条胳膊长两只手的情况，这样干活的效率就大大的提高了。

四、架构

现在胳膊有了，肌肉有了，手也有了，就差一个工具就可以干活了，这个工具就是CPU的架构，架构对性能的影响巨大。

新老架构区别很大

所以说有句话叫“抛开架构看核心、频率都是耍流氓!”这就是为啥以前AMD的CPU虽然核心数量和频率都比同时期的英特尔高，但是依然流传着“i3战A8，i5秒全家、i7轰成渣”这样的说法了。

这个时候可能有的人不理解了，怎么看架构呢?这个其实不用担心，因为一般来说，每一代CPU的架构都是一样的，比如i3-8100、i5-8500、i7-8700都是8代的CPU，使用的架构也是一样的，现在官方店在售的也都是最新款，因此架构主要看最一代处理器就够了。

五、缓存

缓存也是CPU里一项很重要的参数。由于CPU的运算速度特别快，在内存条的读写忙不过来的时候，CPU就可以把这部分数据存入缓存中，以此来缓解CPU的运算速度与内存条读写速度不匹配的矛盾，所以缓存是越大越好。

参数就算是说完了。既然开头就说了“CPU也跟人脑一样，术业有专攻。”那接下来就分析一波，什么样的U适合干什么样的工作。

需求：游戏

由于游戏运行需要的是粗暴直接的计算工作，所以主频高的CPU会更有优势。

这就好比我的工作是要搬个砖，肌肉强点，力气大才是硬性需求。就算我有8条胳膊16只手，看起来张牙舞爪的很厉害，但是我搬砖的时候根本用不到，而且这些胳膊大多力气又小，所以效果并不会很好。

所以，有游戏需求的玩家可以选择主频高点的CPU，核心和线程数少一点无所谓。(当然不能太少，至少双核四线程起步吧，如今主流都是4核4线程就差不多了)

适合游戏的高主频CPU

整体来说，英特尔i3、i5、i7和锐龙2代的CPU主频都挺高的，很适合玩游戏。英特尔后面带“K”的CPU不仅主频更高，而且是支持超频的(需要用Z系或X系主板)。新出的AMD锐龙2代CPU主频也很高，而且性价比也还不错。

需求：图形渲染等专业工作需求

对于需要进行大量并行运算的图形渲染来说，多核心多线程同时工作能比单核心高主频的傻大粗节省大量的时间。

绿巨人虽然搬砖能力出众，但是如果让他去完成一幅复杂的拼图，速度自然是比那种有多条胳膊和多只手同时工作的小机灵慢了不少。

绿巨人有力使不出啊

适合图形渲染和视频制作的CPU(多核、大缓存、性能强)：

图形渲染多核多线程CPU

此外，还有AMD二代锐龙R5 2600X、R7 2700/2700X以及Intel八代酷睿i7 8700/K等都很适合。

需求：日常家用，偶尔玩LOL、DNF等

这一类的用户平时就是看看网页，看看视频、看文档、玩玩LOL、DNF等游戏。

这类用户可以选择自带核显的CPU，如英特尔600块的奔腾G5500，或者800元的i3-8100。这类CPU的自带的HD630核显完全可以轻松解码4K视频以及流畅运行LOL、DNF这类游戏，省下的钱买块固态硬盘，加条内存岂不是美滋滋。

注：使用核显请尽量组双通道内存条，以提升核显性能。预算有限可以上2条4GB组建8GB双通道，预算充裕直接上2条8GB组16GB双通道大内存。

总结：

1.游戏用户选择高主频的CPU，4核4线程差不多就够用了。如i3 8100/i5 8400等，此外英特尔i3-8350K、i5-8600K(这种带K的CPU还可以通过超频来达到更高的频率，不过要搭配较贵的Z370系主板使用);AMD锐龙二代CPU也很不错，建议购买后缀带X的如，锐龙R5 2600X，虽然本身性价比并不突出，但是好在可以搭配AMD平台较便宜的B350主板进行超频。

2.对于需要做图形渲染工作的用户来说，多核心多线程的CPU是最优的选择。AMD多核心多线程的锐龙系列性价比非常的高。

3.普通用户，如果没有大型游戏需求，英特尔的i3-8100绝对是最有性价比的选择。首先是4核4线程3.6GHz，性能足够用，而且自带的核显性能也不俗，还能省下买显卡的钱。

4.选择CPU的时候，一定要询问店家是不是支持自己的主板。有时候虽然接口针脚数量是一样的，但是可能并不兼容。(英特尔，别左右瞎看了，说的就是你)

那些关于CPU的知识，你真的懂了吗?

关于cpu和程序的执行

CPU是计算机的大脑。

1、程序的运行过程，实际上是程序涉及到的、未涉及到的一大堆的指令的执行过程。

2、这个取指、解码、执行三个过程构成一个CPU的基本周期。

3、每个CPU都有一套自己可以执行的专门的指令集(注意，这部分指令是CPU提供的，CPU-Z软件可查看)。

所以，CPU需要提供一些特定的指令，使得可以从内存中读取数据存入寄存器以及可以将寄存器数据存入内存。

5、除了通用寄存器，还有一些特殊的寄存器。典型的如：

PC：program counter，表示程序计数器，它保存了将要取出的下一条指令的内存地址，指令取出后，就会更新该寄存器指向下一条指令。

PSW：program status word，表示程序状态字，这个寄存器内保存了一些控制位，比如CPU的优先级、CPU的工作模式(用户态还是内核态模式)等。

9、除了嵌入式系统，多数CPU都有两种工作模式：内核态和用户态。这两种工作模式是由PSW寄存器上的一个二进制位来控制的。

10、内核态的CPU，可以执行指令集中的所有指令，并使用硬件的所有功能。

13、除了系统调用会陷入内核，更多的是硬件会引起trap行为陷入内核，使得CPU控制权可以回到操作系统，以便操作系统去决定如何处理硬件异常。

关于CPU的基本组成

1、CPU是用来运算的(加法运算+、乘法运算__、逻辑运算and not or等)，例如c=a+b。

2、运算操作涉及到数据输入(input)、处理、数据输出(output)，a和b是输入数据，加法运算是处理，c是输出数据。

3、CPU需要使用一个叫做存储器(也就是各种寄存器)的东西保存输入和输出数据。以下是几种常见的寄存器(前文也介绍了一些)

MAR: memory address register，保存将要被访问数据在内存中哪个地址处，保存的是地址值

MDR: memory data register，保存从内存读取进来的数据或将要写入内存的数据，保存的是数据值

AC: Accumulator，保存算术运算和逻辑运算的中间结果，保存的是数据值

PC: Program Counter，保存下一个将要被执行指令的地址，保存的是地址值

CIR: current instruction register，保存当前正在执行的指令

4、CPU还要将一些常用的基本运算工具(如加法器)放进CPU，这部分负责运算，称为算术逻辑单元(ALU, Arithmetic Logic Unit)。

5、CPU中还有一个控制器(CU, Control Unit)，负责将存储器中的数据送到ALU中去做运算，并将运算后的结果存回到存储器中。

控制器还包含了一些控制信号。

7、这就是冯诺依曼结构图，也就是现在计算机的结构图。

关于CPU的多线和多进程

1、CPU的物理个数由主板上的插槽数量决定，每个CPU可以有多核心，每核心可能会有多线程。

2、多核CPU的每核(每核都是一个小芯片)，在OS看来都是一个独立的CPU。

这是欺骗操作系统的行为，在物理上仍然只有1核，只不过在超线程CPU的角度上看，它认为它的超线程会加速程序的运行。

4、要发挥超线程优势，需要操作系统对超线程有专门的优化。

5、多线程的CPU在能力上，比非多线程的CPU核心要更强，但每个线程不足以与独立的CPU核心能力相比较。

6、每核上的多线程CPU都共享该核的CPU资源。

例如，假设每核CPU都只有一个"发动机"资源，那么线程1这个虚拟CPU使用了这个"发动机"后，线程2就没法使用，只能等待。

7、多线程意味着每核可以有多个线程的状态。比如某核的线程1空闲，线程2运行。

关于CPU上的高速缓存

1、最高速的缓存是CPU的寄存器，它们和CPU的材料相同，最靠近CPU或最接近CPU，访问它们没有时延(《1ns)。但容量很小，小于1kb。

32bit：32__32比特=128字节

64bit：64__64比特=512字节

2、寄存器之下，是CPU的高速缓存。分为L1缓存、L2缓存、L3缓存，每层速度按数量级递减、容量也越来越大。

4、L2缓存用来存放近期使用过的内存数据。更严格地说，存放的是很可能将来会被CPU使用的数据。

5、多数多核CPU的各核都各自拥有一个L2缓存，但也有多核共享L2缓存的设计。无论如何，L1是各核私有的(但对某核内的多线程是共享的)。

CPU 的基础知识大全相关文章：

★ cpu基础知识详解

★ 2019超详细电脑硬件及电脑配置知识大全讲解

★ 电脑知识大全菜鸟必备

★ 计算机硬件基础知识学习

★ 电脑入门基本知识大全

★ 电脑硬件入门学习

★ 电脑入门基本知识有哪些

★ 计算机网络基础技能大全

★ 计算机网络知识大全

★ 常识科普知识大全

CPU基础知识大全详解

CPU基础知识大全详解有哪些？ CPU在电脑中是最核心关键的硬件之一，相当于人的大脑，决定了电脑运算能力，因此CPU的选择至关重要。下面就让我带你去看看CPU基础知识大全详解，希望对你有所帮助吧!

程序员必须了解的CPU知识 - 科普篇

1导读

对于一名程序员来说，无论你使用的是什么语言，代码最终都会交给CPU来执行。所以了解CPU相关的知识一方面属于程序员的内功，另一方面也可以帮助你在日常编写代码时写出更加高效的代码

本文不打算对CPU进行深入探究，相反是以简单的语言来帮助大家了解CPU的工作原理以及不得不提到的CPU缓存相关知识，其中晦涩的内容我会通过配图来帮助大家理解，最后会以几个例子来帮助大家更直观的感受到CPU缓存带来的性能影响

2CPU基础知识

CPU即Central Processing Unit(中央处理器)，是我们的代码打交道最多的硬件之一，要想让一个CPU工作，就必须给它提供指令和数据，而这里的指令和数据一般就放在我们的内存当中。其中指令就是由我们平常编写的代码翻译而来，数据也是我们代码中需要用到的数据(例如一个int值、一串字符串等等)

以C语言为例，从我们开始编写到运行的生命周期可以粗略的用下图表示：

大致分为以下几个步骤

我们日常中使用器或者IDE敲入代码

代码编写完成后使用编译和链接工具生成可以被执行的程序，也就是机器语言(指令的集合)

当程序被运行时，整个程序(包括指令和数据)会被完整的载入到内存当中

CPU不停的向内存读取该程序的指令执行直到程序结束

通过上述第4步我们知道，CPU自身是没有保存我们的程序的，需要不停的向内存读取

那么有个问题是CPU是如何向内存读取的呢?

这里其实存在一个“总线”的概念，即CPU会通过地址总线、控制总线、数据总线来与我们的内存进行交互。其中地址总线的作用是寻址，即CPU告诉内存需要哪一个内存地址上的数据;控制总线的作用是对外部组件的控制，例如CPU希望从内存读取数据则会在控制总线上发一个“读信号”，如果希望往内存中写一个数据则会发一个“写信号”;而数据总线的作用顾名思义就是用来传输数据本身的了

例如CPU需要希望从内存中读一条数据，那么整个过程为：

到这里我们已经知道了CPU在执行我们程序的过程中会不断的与内存交互，读取需要的指令和数据或者写入相关的数据。这个过程是非常非常快的，一般CPU与内存交互一次需要200个时钟周期左右，而现代的处理器单个时钟周期一般都短于1纳秒(1秒 = 十亿纳秒)

但我们的前辈们仍然对这个速度不满足，所以又对CPU设计了一套缓存系统来加速对内存中数据的读取

3CPU缓存

现代CPU通常设计三级缓存(L1、L2、L3)，其中L1、L2缓存是每个CPU核心独享的，L3缓存是所有CPU核心共享的，而L1缓存又分为数据缓存和指令缓存

我们的数据就从内存先到L3缓存中，再到L2缓存中，再到L1缓存中，最后再到CPU寄存器中

按照大小来看，通常L1 《 L2 《 L3 《内存《磁盘，如果你手边有一台Linu__机器的话，可以通过下面的命令查看CPU各级缓存的大小

以我手上这台服务器为例，L1指令缓存大小为32K、数据缓存大小为32K，L2缓存大小为1MB，L3缓存大小为35.75MB

按照速度来看，通常L1 》 L2 》 L3 》内存》磁盘，以时钟周期为计量单位

L1缓存：约 4 个CPU时钟周期

L2缓存：约 10 个CPU时钟周期

L3缓存：约 40 个CPU时钟周期

内存：约 200 个CPU时钟周期

也就意味着如果能命中缓存，我们程序的执行速度至少提升5倍左右，如果能命中L1缓存则提升50倍左右，这已经属于相当大的性能提升了

有了缓存系统后，CPU就不必要每条指令或数据都读一次了，可以一次性读取若干条指令或数据然后放到缓存里供以后查询，因为根据局部性原理，CPU访问内存时，无论是读取指令还是数据，所访问的内存单元都趋于聚集在一个较小的连续区域中，所以一次性读取一块连续的内存有利于后续的缓存命中

现实中，CPU通常情况下每次的读取内存时都会一次性读取内存中连续的64个字节，这个连续的64字节术语就叫做Cache Line(缓存行)，所以每一级CPU缓存就像下面这样

如果你手边有一台Linu__机器的话，可以通过下面的命令查看你的机器使用的CPU的Cache Line大小是多少

对于我的服务器来说，L1缓存就有 32KB / 64B = 512 个Cache Line

到这里，我们已经知道了CPU缓存的工作原理和加载方式，这里实际上还遗留了两个话题没有讲，一个是如何组织每一级的 Cache Line(例如 L1 的 512 个Cache Line)来提升访问的命中率;另一个更加复杂一点，在现代CPU都是多核的场景下如何保证数据的一致性，因为每个核都有自己的L1和L2缓存，那么如果核心1修改的时候只修改了缓存的数据而没有修改内存中的数据，其他核心读到的就是旧数据了，如何解决这一问题?

由于本篇文章只是期望对CPU知识进行一个科普，不希望对于小白来说一次性接触大量的新内容，所以这两个问题我准备在后面的另外两篇再进行更细致的讨论

4性能对比

下面以几个实际的例子来加深大家对Cache Line如何影响程序性能的理解

示例一

我们假设有一个5000万长度的int数组，接着把这个数组的其中一些元素乘以2，考虑下面这两份代码

直觉上代码一比代码二少循环了4倍，并且也少乘2了4倍，理论上代码一比代码二快4倍左右才合理

但在我的服务器上运行的结果是代码一平均花费90毫秒，代码二平均花费93毫秒，性能几乎是差不多的，读者可以自行思考一下原因，再点击下方空白处查看解析

点击下方空白区域查看解析

▼

解析

这里最主要的原因还是Cache Line，虽然代码一需要执行的指令确实比代码二要少4倍，但由于CPU一次会把连续的64个字节都读入缓存，而读写缓存的速度又特别快(还记得吗?L1的读取速度只有约4个时钟周期，是内存的50倍)，以至于我们很难察觉到这4倍指令的差距

示例二

假设我们需要遍历一个二维数组，考虑下面这两种遍历方法：

由于数组长度是一模一样的，直觉上我们期望的是两份代码运行时间相差无几。但在我的服务器上代码一运行需要23毫秒，代码二运行需要51毫秒，读者可以自行思考一下原因，再点击下方空白处查看解析

点击下方空白区域查看解析

▼

解析

这里最主要的原因依然是Cache Line，由于C语言中二维数组的内存是连续的，所以我们按行访问的时候访问的一直都是连续的内存，而Cache Line也是连续的64个字节，所以按行访问对Cache Line更友好，更容易命中缓存

而按列访问的话每次访问的内存不是连续的，每次的跨度都是256__sizeof(int)也就是1KB，更容易出现缓存Miss

示例三

假设我们有一个数组，我们希望计算所有大于100的元素的和，考虑下面两份代码

其中代码一是随机生成了个长度为1000W的数组，然后统计大于100的所有数字的和;代码二也是随机生成了个长度为1000W的数组，但是是先排完序，再统计大于100的所有数字的和。并且可以看到，两份代码都是只计算了统计sum的那段代码的消耗时间，所以两份代码都不考虑随机生成数组和排序花费的时间

理论上来讲两份代码花费时间应当是相差无几的，但实际上在我的机器上跑出来第一份代码输出的是46毫秒，第二份代码输出的是23毫秒

读者可以自行思考一下原因，再点击下方空白处查看解析，提示：第二份代码中在统计sum之前数组是有序的

电脑CPU如何选购? 台式机 CPU知识扫盲和选购建议

CPU有几个重要的参数：架构、主频、核心、线程、缓存、接口。

架构：

有句老话叫“抛开架构看核心主频都是耍流氓”，那什么是架构?假如我们把架构想象成交通工具，那么老的架构就是火车，而新的架构就是高铁，所以架构的提升直接影响CPU的性能。这也就是为什么老式的CPU虽然也有超高的主频但性能还是被现在的i3碾压的原因了。

电脑CPU如何选购?台式机CPU知识扫盲和选购建议

主频：

我们常在CPU的信息里看到某某CPU主频3.6GHz，这里的主频其实是CPU内核工作的时钟频率，并不直接等于CPU的运算速度，但是高的主频对于CPU的运算速度却至关重要。

核心：

核心又称内核，是CPU用来完成所有计算、接受/存储命令、处理数据等任务的装置。我们可以简单的把核心理解为人的手，单核就是一只手、双核就是两只手、四核就是四只手。

核心数并不是越多越好的，要看使用场景，比如在打字的时候，两只手就比一只手效率高，但是在操作鼠标的时候，使用两只手只会起到适得其反的效果。至于什么场景需要使用多少核心的CPU在下面会讲到。

电脑CPU如何选购?台式机CPU知识扫盲和选购建议

线程：

我们通常会看到“四核四线程” 和“四核八线程”这两种说法，我们可以简单的把工厂里的流水线比作线程，把工人比作核心，早先由于工人工作技能不高，一个工人只能处理一条流水线的任务，我们可以把这个称为单核单线程，但是后来工人技术熟练了，觉得操作一条流水线很无聊，不能体现自己的价值，于是就给又分配一条流水线，让这个工人同时处理两条流水线的任务，我们可以把这个称为“单核双线程”。

缓存：

缓存也是CPU里的一项非常重要的参数，由于CPU的运算速度比内存条的读写速度要快很多，这会让CPU花费很长的时间等待数据的到来或是把数据写入内存条，这个时候CPU内的高速缓存可以作为临时的存储介质来缓解CPU的运算速度与内存读写速度不匹配的矛盾，所以缓存越大越好。

电脑CPU如何选购?台式机CPU知识扫盲和选购建议

接口：

CPU需要通过接口安装在主板上才能工作，而目前CPU的接口都是针脚式接口，AMD和英特尔的CPU在接口上就有很大的差别，所以需要使用适配接口的主板才能正常工作。目前英特尔主流的接口类型为LGA-1151接口(6、7、8代i3 i5 i7都是这种接口);AMD平台主流的接口类型有AM4接口(锐龙系列)和FM2+接口(速龙系列、APU系列)。

PS:英特尔最新的酷睿8代CPU虽然也是LGA-1151接口，但不适配老式的LGA-1151接口主板的平台，需要另购主板

说完了这些重要的参数，相信你也对CPU有了一个大概的了解，我们再谈谈不同场景对CPU的选择。

计算机系统基础：CPU相关知识笔记

1、什么是CPU

计算机的基本硬件系统由运算器、控制器、存储器、输入设备、输出设备5大部件组成。

运算器和控制器等部件被集成在一起称为中央处理单元(Central Processing Unit,CPU).CPU

是硬件系统的核心。

2、CPU的用途

CPU主要负责获取程序指令、对指令进行译码并加以执行。

CPU的功能如下：

3、CPU的组成

CPU主要由运算器、控制器、寄存器和内部总线等部件组成。

3.1 运算器

运算器包括算术逻辑单元(ALU)、累加器、缓冲寄存器、状态条件寄存器等。它的主要工作是完成所规定的的各种算术和逻辑运算。

算术逻辑单元(ALU)：ALU的重要组成部件，负责处理数据，实现算术和逻辑运算。

累加器(AC)：当执行算术或逻辑运算时，为ALU提供一个工作区。

数据缓冲器(DR)：作为CPU和内存、外部设备之间数据传送的中转站、操作速度的缓冲;

在单累加器结构的运算器中，DR还可以作为操作数寄存器。

状态寄存器(PSW)：保存算术指令和逻辑指令运行或测试的结果建立的的各种条件码内容，分为状态标志和控制标志。

3.2 控制器

用于控制这个CPU的工作，不仅要保证程序的正确执行，还要能处理异常事件。

控制器主要包括指令控制逻辑、时序控制逻辑、总线控制逻辑、中断控制逻辑。

3.2.1 指令控制

指令寄存器(IR)：当执行一条指令时，需要先把它从内存存储器取到缓冲寄存器中，再送入IR中暂存，指令译码器会根据IR的内容产生各种微操作命令，控制其他部件协调工作，完成指令的功能。

程序计数器(PC)：PC具有寄存和计数两种功能。又称为指令计数器。

地址寄存器(AR)：用来保存当前CPU所访问的内存单元地址。

指令译码器(ID)：包含指令操作码和地址码两部分，为了能执行任何给定的指令必须对操作码进行分析，以便识别要进行的操作。

3.2.2 时序控制

时序控制要为每条指令按时间顺序提供应有的控制信号。

3.2.3 总线控制

为多个功能部件提供服务的信息通路的控制电路。

3.2.4 中断控制

用于控制各种中断请求，并根据优先级排队，逐个交给CPU处理。

3.3 寄存器组

分为专用寄存器、通用寄存器。运算器和控制器中的寄存器是专用寄存器，作用是固定的。

通用寄存器用途广泛由程序员规定其用途。

4、什么是多核CPU

内核：CPU的核心称为内核，是CPU的最重要组成部分。CPU的所有计算、接收/存储命令、处理数据都是由核心执行。

多核：在一个单芯片上集成两个或者更多个处理器内核，并且每个内核都有自己的逻辑单元、控制单元、中端处理器、运算单元、一级Cache、二级Cache共享或独有。

多核CPU优点：可满足用户同时进行多任务处理等要求。

CPU基础知识大全详解相关文章：

★ CPU的基础知识大全有哪些

★ CPU基础知识拓展大全

★ 电脑主板应用知识大全

i7十二代cpu型号大全

i7十二代cpu型号大全如下：

1、i3-12100F/i3-12100

核心：4核8线程。

大小核心：非大小核架构。

最大睿频：4.3Ghz。

内存支持：DDR4、DDR5。

核显：UHD730（仅有核显型号）。

wifi6：支持。

雷电4：支持。

2、i5-12400F/ i5-12400

核心：6核12线程。

大小核心：非大小核架构。

最大睿频：4.4Ghz。

内存支持：DDR4、DDR5。

核显：UHD730（仅有核显型号）。

wifi6：支持。

雷电4：支持。

3、i5-12490F

核心：6核12线程。

大小核心：非大小核架构。

最大睿频：4.6Ghz。

内存支持：DDR4、DDR5。

核显：无。

wifi6：支持。

雷电4：支持。

4、i5-12600KF /i5-12600K

核心：10核16线程。

大小核心：6个性能核心+4个能效核心。

最大睿频：4.9Ghz。

内存支持：DDR4、DDR5。

核显：UHD770（仅有核显型号）。

wifi6：支持。

雷电4：支持。

5、i7-12700KF/i7-12700K/i7-12700

核心：12核24线程。

大小核心：8个性能核心+4个能效核心。

最大睿频：5.0Ghz。

内存支持：DDR4、DDR5。

核显：UHD770（仅有核显型号）。

wifi6：支持。

雷电4：支持。

至强cpu型号列表

至强cpu型号列表：

第一名：IntelXeonE7-8870，插槽类型：LGA1567，主频：2400MHz，线程数量：20CPU，架构：64位，工作功率：130W。

第二名：IntelXeonE7-2687w，主频：3100MHz，线程数量：16，CPU系列：XeonE5-2600系列工作功率：150W，核心数量：八核心，CPU架构：64位。

第三名：IntelXeonE5-2665，主频：2400MHz，工作功率：115W，核心数量：八核心，CPU架构：64位，线程数量：16L3缓存：20MB，CPU系列：XeonE5-2600系列。

发展历史

CPU出现于大规模集成电路时代，处理器架构设计的迭代更新以及集成电路工艺的不断提升促使其不断发展完善。从最初专用于数学计算到广泛应用于通用计算，从4位到8位、16位、32位处理器，最后到64位处理器，从各厂商互不兼容到不同指令集架构规范的出现，CPU自诞生以来一直在飞速发展。

cpu参数详细资料大全

CPU是Central Processing Unit(中央处理器)的缩写，CPU的详细参数包括核心结构，主频，外频，倍频，接口，快取，多媒体指令集，制造工艺，电压，封装形式，整数单元和浮点单元等。

基本介绍

中文名：cpu参数
外文名：Central Processing Unit
包括：核心结构，主频，外频，倍频等
组成：运算单元、控制单元和存储单元

参数指标,主频,外频,倍频,接口,快取,多媒体指令集,制造工艺,电压(Vcore),封装形式,单元,INTEL,核心架构,核心类型,Athlon,XP核心类型,64核心类型,闪龙核心类型,64X2核心类型,

参数指标

CPU一般由逻辑运算单元、控制单元和存储单元组成。在逻辑运算和控制单元中包括一些暂存器，这些暂存器用于CPU在处理数据过程中数据的暂时保存。一般在市面上购买CPU时所看到的参数一般是以（主频\前端汇流排\二级快取）为格式的。例如Intel P6670的就是（2.16GHz\800MHz\2MB）。大家需要重点了解的CPU主要指标/参数有： 最新cpu

主频

主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率，例如我们常说的P4(奔四)1.8GHz，这个1.8GHz(1800MHz)就是CPU的主频。一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快。主频=外频X倍频。此外，需要说明的是AMD的Athlon XP系列处理器其主频为PR(Performance Rating)值标称，例如Athlon XP 1700+和1800+。举例来说，实际运行频率为1.53GHz的Athlon XP标称为1800+，而且在系统开机的自检画面、Windows系统的系统属性以及WCPUID等检测软体中也都是这样显示的。

外频

外频即CPU的外部时钟频率，主机板及CPU标准外频主要有66MHz、100MHz、133MHz几种。此外主机板可调的外频越多、越高越好，特别是对于超频者比较有用。我们所说的外频指的是CPU与主机板连线的速度，这个概念是建立在数字脉冲信号震荡速度基础之上的。

倍频

倍频则是指CPU外频与主频相差的倍数。例如Athlon XP 2000+的CPU，其外频为133MHz，所以其倍频为12.5倍。

接口

接口指CPU和主机板连线的接口。主要有两类，一类是卡式接口，称为SLOT，卡式接口的CPU像我们经常用的各种扩展卡，例如显示卡、音效卡等一样是竖立插到主机板上的，当然主机板上必须有对应SLOT插槽，这种接口的CPU已被淘汰。另一类是主流的针脚式接口，称为Socket，Socket接口的CPU有数百个针脚，因为针脚数目不同而称为Socket370、Socket478、Socket462、Socket423等。

快取

快取就是指可以进行高速数据交换的存储器，它优先于记忆体与CPU交换数据，因此速度极快，所以又被称为高速快取。与处理器相关的快取一般分为两种——L1快取，也称内部快取；和L2快取，也称外部快取。例如Pentium4“Willamette”核心产品采用了423的针脚架构，具备400MHz的前端汇流排，拥有256KB全速二级快取，8KB一级追踪快取，SSE2指令集。内部快取(L1 Cache) 也就是我们经常说的一级高速快取。在CPU里面内置了高速快取可以提高CPU的运行效率，内置的L1高速快取的容量和结构对CPU的性能影响较大，L1快取越大，CPU工作时与存取速度较慢的L2快取和记忆体间交换数据的次数越少，相对电脑的运算速度可以提高。不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速快取的容量不可能做得太大，L1快取的容量单位一般为KB。外部快取(L2 Cache) CPU外部的高速快取，外部快取成本昂贵，所以Pentium 4 Willamette核心为外部快取256K，但同样核心的赛扬4代只有128K。

多媒体指令集

为了提高计算机在多媒体、3D图形方面的套用能力，许多处理器指令集应运而生，其中最著名的三种便是Intel的MMX、SSE/SSE2和AMD的3D NOW！指令集。理论上这些指令对流行的图像处理、浮点运算、3D运算、视频处理、音频处理等诸多多媒体套用起到全面强化的作用。

制造工艺

早期的处理器都是使用0.5微米工艺制造出来的，随着CPU频率的增加，原有的工艺已无法满足产品的要求，这样便出现了0.35微米以及0.25微米工艺。制作工艺越精细意味着单位体积内集成的电子元件越多，采用0.18微米和0.13微米制造的处理器产品是市场上的主流，例如Northwood核心P4采用了0.13微米生产工艺。而在2003年，Intel和AMD的CPU的制造工艺会达到0.09微米。

电压(Vcore)

CPU的工作电压指的也就是CPU正常工作所需的电压，与制作工艺及集成的电晶体数相关。正常工作的电压越低，功耗越低，发热减少。CPU的发展方向，也是在保证性能的基础上，不断降低正常工作所需要的电压。例如老核心Athlon XP的工作电压为1.75v，而新核心的Athlon XP其电压为1.65v。

封装形式

所谓CPU封装是CPU生产过程中的最后一道工序，封装是采用特定的材料将CPU晶片或CPU模组固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，前CPU封装技术的发展方向以节约成本为主。

单元

ALU—运算逻辑单元，这就是我们所说的“整数”单元。数学运算如加减乘除以及逻辑运算如“OR、AND、ASL、ROL”等指令都在逻辑运算单元中执行。在多数的软体程式中，这些运算占了程式代码的绝大多数。而浮点运算单元FPU(Floating Point Unit)主要负责浮点运算和高精度整数运算。有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。整数处理能力是CPU运算速度最重要的体现，但浮点运算能力是关系到CPU的多媒体、3D图形处理的一个重要指标，所以对于现代CPU而言浮点单元运算能力的强弱更能显示CPU的性能。

INTEL

核心架构

核心（Die）又称为核心，是CPU最重要的组成部分。CPU中心那块隆起的晶片就是核心，是由单晶矽以一定的生产工艺制造出来的，CPU所有的计算、接受/存储命令、处理数据都由核心执行。各种CPU核心都具有固定的逻辑结构，一级快取、二级快取、执行单元、指令级单元和汇流排接口等逻辑单元都会有科学的布局。为了便于CPU设计、生产、销售的管理，CPU制造商会对各种CPU核心给出相应的代号，这也就是所谓的CPU核心类型。不同的CPU（不同系列或同一系列）都会有不同的核心类型（例如Pentium 4的Northwood，Willamette以及K6-2的CXT和K6-2+的ST-50等等），甚至同一种核心都会有不同版本的类型（例如Northwood核心就分为B0和C1等版本），核心版本的变更是为了修正上一版存在的一些错误，并提升一定的性能，而这些变化普通消费者是很少去注意的。每一种核心类型都有其相应的制造工艺（例如0.25um、0.18um、0.13um以及0.09um等）、核心面积（这是决定CPU成本的关键因素，成本与核心面积基本上成正比）、核心电压、电流大小、电晶体数量、各级快取的大小、主频范围、流水线架构和支持的指令集（这两点是决定CPU实际性能和工作效率的关键因素）、功耗和发热量的大小、封装方式（例如S.E.P、PGA、FC-PGA、FC-PGA2等等）、接口类型（例如Socket 370，Socket A，Socket 478，Socket T，Slot 1、Socket 940等等）、前端汇流排频率（FSB）等等。因此，核心类型在某种程度上决定了CPU的工作性能。一般说来，新的核心类型往往比老的核心类型具有更好的性能（例如同频的Northwood核心Pentium 4 1.8A GHz就要比Willamette核心的Pentium 4 1.8GHz性能要高），但这也不是绝对的，这种情况一般发生在新核心类型刚推出时，由于技术不完善或新的架构和制造工艺不成熟等原因，可能会导致新的核心类型的性能反而还不如老的核心类型的性能。例如，早期Willamette核心Socket 423接口的Pentium 4的实际性能不如Socket 370接口的Tualatin核心的Pentium III和赛扬，低频Prescott核心Pentium 4的实际性能不如同频的Northwood核心Pentium 4等等，但随着技术的进步以及CPU制造商对新核心的不断改进和完善，新核心的中后期产品的性能必然会超越老核心产品。 CPU核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的电晶体、更小的核心面积（这会降低CPU的生产成本从而最终会降低CPU的销售价格）、更先进的流水线架构和更多的指令集、更高的前端汇流排频率、集成更多的功能（例如集成记忆体控制器等等）以及双核心和多核心（也就是1个CPU内部有2个或更多个核心）等。CPU核心的进步对普通消费者而言，最有意义的就是能以更低的价格买到性能更强的CPU。在CPU漫长的历史中伴随着纷繁复杂的CPU核心类型，以下分别就Intel CPU和AMD CPU的主流核心类型作一个简介。主流核心类型介绍（仅限于台式机CPU，不包括笔记本CPU和伺服器/工作站CPU，而且不包括比较老的核心类型）。

核心类型

Northwood 主流的Pentium 4和赛扬所采用的核心，其与Willamette核心最大的改进是采用了0.13um制造工艺，并都采用Socket 478接口，核心电压1.5V左右，二级快取分别为128KB（赛扬）和512KB（Pentium 4），前端汇流排频率分别为400/533/800MHz（赛扬都只有400MHz），主频范围分别为2.0GHz到2.8GHz（赛扬），1.6GHz到2.6GHz（400MHz FSB Pentium 4），2.26GHz到3.06GHz（533MHz FSB Pentium 4），所有的800MHz Pentium 4都支持超执行绪技术（Hyper-Threading Technology），封装方式采用PPGA FC-PGA2和PPGA。按照Intel的规划，Northwood核心会很快被Prescott核心所取代。 Smithfield 这是Intel公司的第一款双核心处理器的核心类型，于2005年4月发布，基本上可以认为Smithfield核心是简单的将两个Prescott核心松散地耦合在一起的产物，这是基于独立快取的松散型耦合方案，其优点是技术简单，缺点是性能不够理想。Pentium D 8XX系列以及Pentium EE 8XX系列采用此核心。Smithfield核心采用90nm制造工艺，全部采用Socket 775接口，核心电压1.3V左右，封装方式都采用PLGA，都支持硬体防病毒技术EDB和64位技术EM64T，并且除了Pentium D 8X5和Pentium D 820之外都支持节能省电技术EIST。前端汇流排频率是533MHz(Pentium D 8X5)和800MHz(Pentium D 8X0和Pentium EE 8XX)，主频范围从2.66GHz到3.2GHz(Pentium D)、3.2GHz(Pentium EE)。Smithfield核心的两个核心分别具有1MB的二级快取，在CPU内部两个核心是互相隔绝的，其快取数据的同步是依靠位于主机板北桥晶片上的仲裁单元通过前端汇流排在两个核心之间传输来实现的，所以其数据延迟问题比较严重，性能并不尽如人意。按照Intel的规划，Smithfield核心将会很快被Presler核心取代。 Presler 这是Pentium D 9XX和Pentium EE 9XX采用的核心，Intel于2005年末推出。基本上可以认为Presler核心是简单的将两个Cedar Mill核心松散地耦合在一起的产物，是基于独立快取的松散型耦合方案，其优点是技术简单，缺点是性能不够理想。Presler核心采用65nm制造工艺，全部采用Socket 775接口，核心电压1.3V左右，封装方式都采用PLGA，都支持硬体防病毒技术EDB、节能省电技术EIST和64位技术EM64T，并且除了Pentium D 9X5之外都支持虚拟化技术Intel VT。前端汇流排频率是800MHz(Pentium D)和1066MHz(Pentium EE)。与Smithfield核心类似，Pentium EE和Pentium D的最大区别就是Pentium EE支持超执行绪技术而Pentium D则不支持，并且两个核心分别具有2MB的二级快取。在CPU内部两个核心是互相隔绝的，其快取数据的同步同样是依靠位于主机板北桥晶片上的仲裁单元通过前端汇流排在两个核心之间传输来实现的，所以其数据延迟问题同样比较严重，性能同样并不尽如人意。Presler核心与Smithfield核心相比，除了采用65nm制程、每个核心的二级快取增加到2MB和增加了对虚拟化技术的支持之外，在技术上几乎没有什么创新，基本上可以认为是Smithfield核心的65nm制程版本。Presler核心也是Intel处理器在NetBurst架构上的最后一款双核心处理器的核心类型，可以说是在NetBurst被抛弃之前的最后绝唱，以后Intel桌面处理器全部转移到Core架构。按照Intel的规划，Presler核心从2006年第三季度开始将逐渐被Core架构的Conroe核心所取代。 Conroe 这是更新的Intel桌面平台双核心处理器的核心类型，其名称来源于美国德克萨斯州的小城市“Conroe”。Conroe核心于2006年7月27日正式发布，是全新的Core(酷睿)微架构(Core Micro-Architecture)套用在桌面平台上的第一种CPU核心。采用此核心的有Core 2 Duo E6x00系列和Core 2 Extreme X6x00系列。与上代采用NetBurst微架构的Pentium D和Pentium EE相比，Conroe核心具有流水线级数少、执行效率高、性能强大以及功耗低等等优点。Conroe核心采用65nm制造工艺，核心电压为1.3V左右，封装方式采用PLGA，接口类型仍然是传统的Socket 775。在前端汇流排频率方面，Core 2 Duo和Core 2 Extreme都是1066MHz，而顶级的Core 2 Extreme将会升级到1333MHz；在一级快取方面，每个核心都具有32KB的数据快取和32KB的指令快取，并且两个核心的一级数据快取之间可以直接交换数据；在二级快取方面，Conroe核心都是两个核心共享4MB。Conroe核心都支持硬体防病毒技术EDB、节能省电技术EIST和64位技术EM64T以及虚拟化技术Intel VT。与Yonah核心的快取机制类似，Conroe核心的二级快取仍然是两个核心共享，并通过改良了的Intel Advanced Smart Cache(英特尔高级智慧型高速快取)共享快取技术来实现快取数据的同步。Conroe核心是目前最先进的桌面平台处理器核心，在高性能和低功耗上找到了一个很好的平衡点，压倒了所有桌面平台双核心处理器，加之又拥有非常不错的超频能力，确实是目前最强劲的台式机CPU核心。 Allendale 这是与Conroe同时发布的Intel桌面平台双核心处理器的核心类型，其名称来源于美国加利福尼亚州南部的小城市“Allendale”。Allendale核心于2006年7月27日正式发布，仍然基于全新的Core(酷睿)微架构，采用此核心的有1066MHz FSB的Core 2 Duo E6x00系列，即将发布的还有800MHz FSB的Core 2 Duo E4x00系列。Allendale核心的二级快取机制与Conroe核心相同，但共享式二级快取被削减至2MB。Allendale核心仍然采用65nm制造工艺，并且仍然支持硬体防病毒技术EDB、节能省电技术EIST和64位技术EM64T以及虚拟化技术Intel VT。除了共享式二级快取被削减到2MB以及二级快取是8路64Byte而非Conroe核心的16路64Byte之外，Allendale核心与Conroe核心几乎完全一样，可以说就是Conroe核心的简化版。当然由于二级快取上的差异，在频率相同的情况下Allendale核心性能会稍逊于Conroe核心。

Athlon

XP核心类型

Athlon XP有4种不同的核心类型，但都有共同之处：都采用Socket A接口而且都采用PR标称值标注。 Thorton 采用0.13um制造工艺，核心电压1.65V左右，二级快取为256KB，封装方式采用OPGA，前端汇流排频率为266MHz。可以看作是禁止了一半二级快取的Barton。 Barton 采用0.13um制造工艺，核心电压1.65V左右，二级快取为512KB，封装方式采用OPGA，前端汇流排频率为333MHz和400MHz。新Duron的核心类型 AppleBred 采用0.13um制造工艺，核心电压1.5V左右，二级快取为64KB，封装方式采用OPGA，前端汇流排频率为266MHz。没有采用PR标称值标注而以实际频率标注，有1.4GHz、1.6GHz和1.8GHz三种。

64核心类型

Clawhammer 采用0.13um制造工艺，核心电压1.5V左右，二级快取为1MB，封装方式采用mPGA，采用Hyper Transport汇流排，内置1个128bit的记忆体控制器。采用Socket 754、Socket 940和Socket 939接口。 Newcastle 其与Clawhammer的最主要区别就是二级快取降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。 Wincheste Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot汇流排，512K二级快取，性价比较好。Wincheste集成双通道记忆体控制器，支持双通道DDR记忆体，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。 Troy Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的，通常为940针脚，拥有128K一级快取和1MB (1,024 KB)二级快取。同样使用200MHz外频，支持1GHyperTransprot汇流排，集成了记忆体控制器，支持双通道DDR400记忆体，并且可以支持ECC 记忆体。此外，Troy核心还提供了对SSE-3的支持，和Intel的Xeon相同，总的来说，Troy是一款不错的CPU核心。 Venice Venice核心是在Wincheste核心的基础上演变而来，其技术参数和Wincheste基本相同：一样基于X86-64架构、整合双通道记忆体控制器、512KB L2快取、90nm制造工艺、200MHz外频，支持1GHyperTransprot汇流排。Venice的变化主要有三方面：一是使用了Dual Stress Liner (简称DSL)技术，可以将半导体电晶体的回响速度提高24%，这样是CPU有更大的频率空间，更容易超频；二是提供了对SSE-3的支持，和Intel的CPU相同；三是进一步改良了记忆体控制器，一定程度上增加处理器的性能，更主要的是增加记忆体控制器对不同DIMM模组和不同配置的兼容性。此外Venice核心还使用了动态电压，不同的CPU可能会有不同的电压。 SanDiego SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来，其技术参数和Venice非常接近，Venice拥有的新技术、新功能，SanDiego核心一样拥有。不过AMD公司将SanDiego核心定位到顶级Athlon 64处理器之上，甚至用于伺服器CPU。可以将SanDiego看作是Venice核心的高级版本，只不过快取容量由512KB提升到了1MB。当然由于L2快取增加，SanDiego核心的核心尺寸也有所增加，从Venice核心的84平方毫米增加到115平方毫米，当然价格也更高昂。 Orleans 这是2006年5月底发布的第一种Socket AM2接口单核心Athlon 64的核心类型，其名称来源于法国城市奥尔良(Orleans)。Manila核心定位于桌面中端处理器，采用90nm制造工艺，支持虚拟化技术AMD VT，仍然采用1000MHz的HyperTransport汇流排，二级快取为512KB，最大亮点是支持双通道DDR2 667记忆体，这是其与只支持单通道DDR 400记忆体的Socket 754接口Athlon 64和只支持双通道DDR 400记忆体的Socket 939接口Athlon 64的最大区别。Orleans核心Athlon 64同样也分为TDP功耗62W的标准版,除了支持双通道DDR2记忆体以及支持虚拟化技术之外，Orleans核心Athlon 64相对于以前的Socket 754接口和Socket 940接口的Athlon 64并无架构上的改变，性能并无多少出彩之处。

闪龙核心类型

Paris Paris核心是Barton核心的继任者，主要用于AMD的闪龙，早期的754接口闪龙部分使用Paris核心。Paris采用90nm制造工艺，支持iSSE2指令集，一般为256K二级快取，200MHz外频。Paris核心是32位CPU，来源于K8核心，因此也具备了记忆体控制单元。CPU内建记忆体控制器的主要优点在于记忆体控制器可以以CPU频率运行，比起传统上位于北桥的记忆体控制器有更小的延时。使用Paris核心的闪龙与Socket A接口闪龙CPU相比，性能得到明显提升。 Palermo Palermo核心主要用于AMD的闪龙CPU，使用Socket 754接口、90nm制造工艺，1.4V左右电压，200MHz外频，128K或者256K二级快取。Palermo核心源于K8的Wincheste核心，新的E6步进版本已经支持64位。除了拥有与AMD高端处理器相同的内部架构，还具备了EVP、Cool‘n’Quiet；和HyperTransport等AMD独有的技术，为广大用户带来更“冷静”、更高计算能力的优秀处理器。由于脱胎与ATHLON64处理器，所以Palermo同样具备了记忆体控制单元. Manila 这是2006年5月底发布的第一种Socket AM2接口Sempron的核心类型，其名称来源于菲律宾首都马尼拉(Manila)。Manila核心定位于桌面低端处理器，采用90nm制造工艺，不支持虚拟化技术AMD VT，仍然采用800MHz的HyperTransport汇流排，二级快取为256KB或128KB。Manila核心Sempron分为TDP功耗62W的标准版,除了支持双通道DDR2之外，Manila核心Sempron相对于以前的Socket 754接口Sempron并无架构上的改变，性能并无多少出彩之处。

64X2核心类型

Manchester 这是AMD于2005年4月发布的在桌面平台上的第一款双核心处理器的核心类型，是在Venice核心的基础上演变而来，基本上可以看作是两个Venice核心耦合在一起，只不过协作程度比较紧密罢了，这是基于独立快取的紧密型耦合方案，其优点是技术简单，缺点是性能仍然不够理想。 Manchester核心采用90nm制造工艺，整合双通道记忆体控制器，支持1000MHz的HyperTransprot汇流排，全部采用Socket 939接口。Manchester核心的两个核心都独立拥有512KB的二级快取，但与Intel的Smithfield核心和Presler核心的快取数据同步要依靠主机板北桥晶片上的仲裁单元通过前端汇流排传输方式大为不同的是，Manchester核心中两个核心的协作程度相当紧密，其快取数据同步是依靠CPU内置的SRI(System Request Interface，系统请求接口)控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用记忆体汇流排资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于Manchester核心仍然是两个核心的快取相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享快取技术Smart Cache。当然，共享快取技术需要重新设计整个CPU架构，其难度要比把两个核心简单地耦合在一起要困难得多。 Toledo Toledo核心采用90nm制造工艺，Toledo核心的两个核心都独立拥有1MB的二级快取，与Manchester核心相同的是，其快取数据同步也是通过SRI在CPU内部传输的。Toledo核心与Manchester核心相比，除了每个核心的二级快取增加到1MB之外，其它都完全相同，可以看作是Manchester核心的高级版。 Windsor 这是2006年5月底发布的第一种Socket AM2接口双核心Athlon 64 X2和Athlon 64 FX的核心类型，其名称来源于英国地名温莎(Windsor)。Windsor核心定位于桌面高端处理器，二级快取方面Windsor核心的两个核心仍然采用独立式二级快取，Athlon 64 X2每核心为512KB或1024KB，Athlon 64 FX每核心为1024KB。Windsor核心的最大亮点是支持双通道DDR2 800记忆体，这是其与只支持双通道DDR 400记忆体的Socket 939接口Athlon 64 X2和Athlon 64 FX的最大区别。Windsor核心Athlon 64 FX只有FX-62这一款产品，其TDP功耗高达125W；而Athlon 64 X2则分为TDP功耗89W的标准版(核心电压1.35V左右)、TDP功耗65W的低功耗版(核心电压1.25V左右)和TDP功耗35W的超低功耗版(核心电压1.05V左右)。Windsor核心的快取数据同步仍然是依靠CPU内置的SRI(System request interface，系统请求接口)传输在CPU内部实现，除了支持双通道DDR2记忆体以及支持虚拟化技术之外，相对于以前的Socket 939接口Athlon 64 X2和双核心Athlon 64 FX并无架构上的改变，性能并无多少出彩之处，其性能仍然不敌Intel即将于2006年7月底发布的Conroe核心Core 2 Duo和Core 2 Extreme。而且AMD从降低成本以提高竞争力方面考虑，除了Athlon 64 FX之外，已经决定停产具有1024KBx2二级快取的所有Athlon 64 X2，只保留具有512KBx2二级快取的Athlon 64 X2。

cpu的型号有哪些

CPU系列型号有：Pentium、PentiumPro、Pentiumll、PentiumⅢ、Pentium4、Pentium4EE、Pentium-m、Celeron、Celeron、CeleronⅢ、CeleronⅣ、CeleronD、Xeon等等。AMD公司的CPU系列型号有：K6-2、Duron、Athlonxp、Sempron、Athlon64、Opteron等等。

cpu控制部件：

控制部件，主要负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。

其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。

微存储中保持微码，每一个微码对应于一个最基本的微操作，又称微指令；各条指令是由不同序列的微码组成，这种微码序列构成微程序。中央处理器在对指令译码以后，即发出一定时序的控制信号，按给定序列的顺序以微周期为节拍执行由这些微码确定的若干个微操作，即可完成某条指令的执行。

简单指令是由（3～5）个微操作组成，复杂指令则要由几十个微操作甚至几百个微操作组成。